طراحی سیستم‌های دیجیتال

Digital Systems Design

شماره درس: ۴۰۲۲۳ تعداد واحد: ۳
مقطع: کارشناسی نوع درس: نظری
پیش‌نیاز: ساختار و زبان کامپیوتر هم‌نیاز: –

اهداف درس

هدف از این درس آشنایی با زبان توصیف سخت‌افزار وریلاگ، یادگیری نحوه‌ی طراحی سخت‌افزار با زبان‌های HDL در سطوح تجرید مختلف، آشنایی با ساختار داخلی مدارهای برنامه‌پذیر در محیط کار و نیز شناخت نحوه‌ی پیاده‌سازی مدارهای سخت‌افزاری در FPGA و CPLD است.

ریز مواد

ارزیابی

مراجع

  1. Samir Palnitkar. Verilog HDL: A Guide to Digital Design and Synthesis. 2nd Edition, SunSoft Press, 2003.
  2. S. Brown, J. Rose. FPGA and CPLD Architectures: A Tutorial. IEEE Design and Test of Computers, pp. 42-57, 1996.
  3. Altera Data Sheets. available at www.altera.com.
  4. Xilinx Data Sheets. available at www.xilinx.com.
  5. Actel Data Sheets. available at www.actel.com.