طراحی سامانه بر تراشه
System-on-Chip Design
شماره درس: ۴۰۷۵۷ | تعداد واحد: ۳ |
مقطع: کارشناسی ارشد | نوع درس: نظری |
پیشنیاز: – | همنیاز: – |
اهداف درس
با پیشرفت فناوری ساخت مدارهای مجتمع، این قابلیت به دست آمده که اجزای مختلف یک سیستم دیجیتال، شامل پردازنده، حافظه، بلوکهای دیجیتال و آنالوگ، و بلوکهای مخابراتی، در کنار هم و بر روی یک بستر مشترک ساخته شوند که به آن سامانه بر تراشه گفته میشود. در این درس دانشجویان با چگونگی طراحی سامانههای بر تراشه آشنا میشوند و برخی از مفاهیم مهم همچون طراحی توأمان سختافزار و نرمافزار، طراحی مبتنی بر بستر، سیستم بر تراشهی چندپردازندهای، شبکههای میانارتباطی بر تراشه و آزمون سامانه بر تراشه را فرا میگیرند.
ریز مواد
- مقدمه (معماری سامانههای روی تراشه مدرن، مباحث طراحی SoC، طراحی توأمان سختافزار-نرمافزار، چرخه طراحی، ابزار طراحی توأمان، چالشهای طراحی SoC، متدولوژی طراحی، IP core)
- مدارهای مجتمع با کاربرد خاص (ASIC): (متدولوژی و چرخه طراحی، ASIC برنامهپذیر: CPLD و FPGA، تبدیل FPGA به ASIC، درستییابی)
- روشهای طراحی هستههای منطقی (چرخه طراحی SoC، استفاده مجدد، فرایند طراحی برای هستههای نرم و سخت)
- روشهای طراحی حافظه و هستههای آنالوگ (روش طراحی حافظههای نهفته، مشخصات مدارهای آنالوگ، مدارهای سریع)
- طراحی مبتنی بر بستر (platform-based design)
- سیستم بر تراشه چند پردازندهای (MPSoC)
- شبکههای میانارتباطی روی تراشه (معماریهای گذرگاههای SoC، شبکه روی تراشه)
- آزمون سامانه بر تراشه (تست هستههای منطقی دیجیتال، حافظههای نهفته، هستههای آنالوگ و سیگنال مختلط)
ارزیابی
- تمرینهای نظری: ۳ نمره
- آزمونهای میانترم و پایانی: ۱۵ نمره
- آزمونکها: ۲ نمره
مراجع
- Michael J. Flynn, Wayne Luk, Computer System Design: System-on-Chip, John Wiley & Sons, Inc., 2011.
- Laung-Terng Wang, Charles E. Stroud, Nur A. Touba, System-on-Chip Test Architectures, Morgan Kaufmann Publishers, 2008.
- Natalie Enright Jerger, Tushar Krishna, and Li-Shiuan Peh, On-Chip Networks, Second Edition, Morgan & Claypool Publishers, 2017.