You are not allowed to perform this action
آز طراحی سیستم‌های دیجیتال
Digital Systems Design Lab
| شماره درس: ۴۰۲۰۳ | تعداد واحد: ۱ |
| مقطع: کارشناسی | نوع درس: عملی |
| پیش‌نیاز: آز مدارهای منطقی | هم‌نیاز: طراحی سیستم‌های دیجیتال |
اهداف درس
هدف از این آزمایشگاه آن است که دانشجویان تجربیات عملی در زمینه طراحی سیستم‌های دیجیتال با استفاده از ابزارهای خودکار طراحی دیجیتال (CAD Tools) و نیز پیاده‌سازی سیستم‌های دیجیتال با عناصر برنامه‌پذیر همچون CPLD و FPGA را به دست آورند.
ریز مواد
- آزمایش اول: طراحی مدارهای ترکیبی با استفاده از امکانات شماتیک
- آزمایش دوم: طراحی مدارهای ترتیبی با استفاده از امکانات شماتیک
- آزمایش سوم: توصیف جریان داده
- آزمایش چهارم: توصیف رفتاری
- آزمایش پنجم: طراحی ضرب‌کننده
- آزمایش ششم: طراحی یک انکوباتور
- آزمایش هفتم: UART
- آزمایش هشتم: ALU اعداد مختلط
- آزمایش نهم: پیاده‌سازی حافظه‌های شرکت‌پذیر نوع سه‌گانه
- آزمایش دهم: پیاده‌سازی یک پردازنده‌ی ساده
ارزیابی
مراجع
- S. Palnitkar. Verilog HDL: A Guide to Digital Design and Synthesis. 2nd Edition, Prentice Hall, 2003.
- ACEX 1K Programmable Logic Family Data Sheet. Available at www.altera.com.
- ModelSim User's Manual. Available at www.actel.com.
- Introduction to the Quartus II Software. Available at www.altera.com.